SJ/T 10607-94半導(dǎo)體集成電路門陣列設(shè)計(jì)總則

【 標(biāo)準(zhǔn)編號(hào) 】 SJ/T 10607-94
【 標(biāo)準(zhǔn)名稱 】 半導(dǎo)體集成電路門陣列設(shè)計(jì)總則  
【 英文名稱 】 Gate array design generals for semiconductor integrated circuits
【 發(fā)布單位 】 中華人民共和國(guó)電子工業(yè)部
【 批準(zhǔn)單位 】 中華人民共和國(guó)電子工業(yè)部
【 發(fā)布日期 】 1994-10-11
【 實(shí)施日期 】 1995-4-1
【 開本頁數(shù) 】 7P
【 起草單位 】 華晶中央研究所; 北京電子產(chǎn)品質(zhì)量檢測(cè)中心
【 起 草 人 】 王兼明; 王鴻賓; 劉和益; 順佑華